用JK触发器设计一个二进码三进制的同步减法计数器,画出逻辑图!

用JK触发器设计一个二进码三进制的同步减法计数器,画出逻辑图! 试JK触发器和门电路设计一个同步带有借位输出端的1位十进制减法计数器 基本RS触发器、同步RS触发器、边沿JK触发器和T触发器各自的主要特点 用JK触发器和附加门电路设计一个七进制加法计数器,要解题的详细步骤,拜谢了 怎样用JK触发器设计一个七进制的加法器或者减法器? 如何用JK触发器设计一个四进制计数器 十进制减法计数器电路：用D触发器或JK触发器设计一个2位十进制减法计数器电路.4个按键表示被减数,要附带电路图 同步JK触发器和主从JK触发器的区别,他们的真值表好像是一样的吧还有同步JK触发器中J,K,CP都为1时,我只知道现态由0转变成次态1,但是现态如果是1,用同样的方法分析逻辑电路图却不能得到次 jk触发器的逻辑表达式 数字电路实验 JK触发器和门电路设计计数器RT,是同步计数器的设计,需要设计一个12进制的计数器,即从01——>12再返回01,如此循环,希望有人能帮助提供一下思路分析,并给出电路图参考, 数字逻辑电路问题!急设计一个模4计数器.要求计数代码为典型格林码,用JK触发器实现,写出完整实验过程用D触发器实现T触发器的逻辑功能,画出电路图（可以根据需要选用适当的逻辑门）用与 数字电路 JK触发器很简单的问题 主从jk触发器的翻转是什么意思 边沿JK触发器的特性方程是? D触发器和JK触发器组成的计数器的区别? JK触发器与RS触发器的构成与区别? 用下降沿触发的D触发器设计同步时序电路,电路状态如下图 请写出设计过程 数字逻辑与数字系统中触发器的相关问题1、对于JK触发器,当J=（K非）时,次态方程为（ ） 2、主从型JK触发器的特性方程为（ ） 3、一个JK触发器有（ ）个稳态.4、T触发器中,当T=1时,触发